转自：http://blog.sina.com.cn/s/blog_530252a20100javv.html
if 语句只能用于过程块中，所谓过程块语句是指由initial和always语句引导的执行语句集合。除了这两块语句引导的begin end块中可以编译条件语句外，模块的其他地方都不能编写。
input 不能被定义为寄存器型，因此也不能在always中作为赋值的左端
output都可以
inout不能定义为reg型，因此只能用assign赋值。因此如果有条件，仅仅应该可以用调价赋值语句来使用。
//在调用模块进行仿真时，
输入信号要为reg 类型，输出信号要为wire
分享到：
相关推荐
在使用数据线操作的工程中，经常会遇到要单独使用输入数据和输出数据的情况，如何将信号类型为 inout的双向数据转化为input或output类型显得尤为重要。本文提供的例程实现了该功能。
USB FT245BM_test fpga控制逻辑Verilog HDL源码文件，已在项目测试使用，共6个VERILOG module 模块文件，可以用于你的设计参考。 module FT245BM_test( input wire rst_in, //板上复位信号 input wire clk_in, //...
基于Cyclone 10LP FPGA设计OV5640摄像头采集HDMI显示例程Verilog逻辑例程源码quartusg工程文件 module ov5640_sdram_hdmi( input clk, input rst_n, //sdram control output sdram_clk, output ...
【例 3.1】4 位全加器 module adder4(cout,sum,ina, output[3:0] sum; output cout; input[3:0] ina,inb; input cin;...if (reset) out; //同步复位 else out<=out+1; //计数 end endmodule
FPGA读写OV5640摄像头显示例程 Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 本实验将采用 500 万像素的 OV5640 摄像头模组(模块型号：AN5640)为大家显示更...
inout eth_mdio, output eth_rst_n, //cmos interface output camera_sclk, inout camera_sdat, input camera_vsync, input camera_href, input camera_pclk, output camera_xclk,...
lm75A温度数字转换器 FPGA读写实验Verilog逻辑源码Quartus工程文件+文档资料,FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。 module LM75_SEG_LED ( //input input sys_clk , ...
基于 CYCLONE4 FPGA设计EEPROM(24LC64)读写IIC接口驱动Verilog源码QUARTUS工程文件,可供学习及设计参考。...inout eeprom_sda; //----串并转换结果---- wire [7:0]result; //--------IIC读写模块例化-------- iic_wr i
基于FPGA设计的SD卡音乐播放Verilog逻辑源码Quartus工程文件+文档说明，音频编解码芯片选用WOLFSON 公司的 WM8731 芯，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input ...
XILINX SPARTAN6 FPGA设计WM8731 audio_test实验Verilog例程源码 ISE14.7工程文件 module audio_test( input clk_50m, input reset_n, output [3:0] led, //led灯指示 input [3:0] key, //KEY... inout [15:0] mcb3
FPGA设计读取SD卡中的图片并通过VGA屏显示输出的Verilog设计Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_sd_photo_vga( input sys_clk , //系统时钟 input sys_...
基于FGGA设计的音频录音与播放实验例程Verilog逻辑源码Quartus工程文件+文档说明,音频编解码芯片选用WOLFSON 公司的 WM8731 芯，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 `timescale 1ps/1ps ...
读取SD卡中的BMP图片并通过VGA LCD屏显示的Verilog逻辑源码Quartus工程文件+文档说明，实验将SD卡里的BMP图片读出，写入到外部存储器，再通过 VGA、LCD 等显示，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本...
FPGA 读写SD卡音乐播放例程Verilog逻辑源码Quartus工程文件+文档说明,，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 实验简介 在其他实验中我们已经完成了 SD 卡读写和音频模块的录音播放，本实验通过...
OV7725摄像头+VGA显示实验Verilog设计Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module ov7725_rgb565_640x480_vga( input sys_clk , //系统时钟 input sys_rst_n , //...
output reg flash_datain, input flash_dataout, input clock25M, input flash_rstn, input [3:0] cmd_type, output reg Done_Sig, input [7:0] flash_cmd, ...
基于EP4CE6E22C8 cyclone4e FPGA读写DS1302 RTC实验Verilog逻辑源码Quartus工程文件+设计文档资料FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。 module DS1302( input sys_clk , ...
inout [`DSIZE-1:0] DQ; //SDRAM data bus //output [`DSIZE/8-1:0] DQM; //SDRAM data mask lines reg [11:0] SA; //SDRAM address output reg [1:0] BA; //SDRAM bank address reg CS_N; //SDRAM Chip Selects ...
OV5640摄像头+SDRAM显示例程Cyclone10 FPGA Verilog源码Quartus17.1工程文件+文档资料,FPGA为CYCLONE10LP系列中的10CL025YU256C8. 完整的Quartus工程文件，可以做为你的学习设计参考。 采用 500 万像素的 OV5640 ...
inout [15:0] SRAM_DQ , output reg [17:0] SRAM_ADDR , output reg SRAM_CE , output reg SRAM_OE , output reg SRAM_WE , output reg SRAM_UB , output reg SRAM_LB , output reg [ 7:0] LED ); /...